Takumi Fujimori

最終更新：2019年 3月31日

氏名：

藤森 卓巳 (Fujimori Takumi)

所属：

静岡大学 創造科学技術大学院

自然科学系教育部 ナノビジョン工学専攻 博士課程

研究テーマ：

光再構成型ゲートアレイの研究開発

並列処理指向プログラマブルアーキテクチャ

ゲームAIのアクセラレーション

学歴：

  • 2010年4月 国立大学法人静岡大学工学部電気電子工学科 入学
  • 2014年3月 国立大学法人静岡大学工学部電気電子工学科 卒業
  • 2014年4月 国立大学法人静岡大学大学院工学研究科電気電子工学専攻 入学
  • 2016年3月 国立大学法人静岡大学大学院工学研究科電気電子工学専攻 修了
  • 2016年4月 国立大学法人静岡大学創造科学技術大学院自然科学教育部ナノビジョン工学専攻 入学
  • 2019年3月 国立大学法人静岡大学創造科学技術大学院自然科学教育部ナノビジョン工学専攻 修了

研究業績：

【表彰】

  1. 藤森卓巳, VDEC デザインアワード 優秀賞, 東京大学大規模集積システム設計教育センター 主催 VDECデザイナーズフォーラム, 2018年9月.
  2. T. Fujimori, Y. Ito, R. Terada, S. Fujisaki, T. Hatamochi, H. Shinba, M. Watanabe, Champion in FPGA Design Contest 2017, International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, July, 2017.
  3. T. Fujimori, Y. Ito, R. Terada, S. Fujisaki, T. Hatamochi, H. Shinba, M. Watanabe, First Place in FPGA Design Competition 2016, International Conference on Field-Programmable Technology, Dec. 2016.
  4. 藤森卓巳, 伊藤芳純, 渡邊実 ： The 2nd RECONF/CPSY/ARC/G1 Trax デザインコンペティション 一般部門 優勝, FIT2016 第15回情報科学技術フォーラム イベント企画, 富山大学, 2016年9月
  5. 藤森卓巳, 伊藤芳純, 渡邊実 ： The 2nd RECONF/CPSY/ARC/G1 Trax デザインコンペティション エンベデット部門 優勝, FIT2016 第15回情報科学技術フォーラム イベント企画, 富山大学, 2016年9月
  6. T. Fujimori, Y. Ito, T. Akabe, M. Watanabe, First Place of the Limited Category in the FPGA Design Competition, International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, July, 2016.
  7. T. Fujimori, Y. Ito, T. Akabe, M. Watanabe, First Place of the Unlimited Category in the FPGA Design Competition, International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, July, 2016.
  8. T. Fujimori, T. Akabe, Y. Ito, K. Akagi, S. Furukawa, A. Tanibata, M. Watanabe : First Place in FPGA Design Competition 2015, International Conference on Field-Programmable Technology, Dec, 2015.
  9. 藤森卓巳, 赤部知也, 伊藤芳純, 瀬尾真人, 赤木昂太, 古川晋也, 渡邊実 : The 1st RECONF/CPSY/ARC/G1 Trax デザインコンペティション 一般部門 優勝, FIT2015 第14回情報科学技術フォーラム イベント企画, 愛媛大学, 2015年9月
  10. 藤森卓巳, 赤部知也, 伊藤芳純, 瀬尾真人, 赤木昂太, 古川晋也, 渡邊実 : The 1st RECONF/CPSY/ARC/G1 Trax デザインコンペティション エンベデット部門 優勝, FIT2015 第14回情報科学技術フォーラム イベント企画, 愛媛大学, 2015年9月
  11. T. Fujimori, M. Seo, K. Akagi, S. Furukawa, H. Ito, M. Watanabe : FPGA Design Contest 2015 Champion, International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, June, 2015.
  12. T. Fujimori, R. Moriwaki, M. Seo, K. Akagi, H. Ito, T. Kubota, S. Furukawa, M. Watanabe : Second Prize in FPGA Design Contest 2014, International Conference on Field-Programmable Technology, Dec. 2014.
  13. T. Fujimori, R. Moriwaki, M. Seo, K. Akagi, H. Ito, T. Kubota, S. Furukawa, M. Watanabe : Third Prize in FPGA Design Contest 2014, International Conference on Field-Programmable Technology, Dec. 2014.
  14. 藤森卓巳，瀬尾真人，赤木昂太 : 工学研究科長賞, 静岡大学, 2014年11月
  15. T. Fujimori, M. Seo, K. Akagi, R. Moriwaki, T. Yoza, Y. Torigai, M. Watanabe : Winner of the Open League in FPGA Design Contest 2014 AISO CUP, International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, June, 2014.
  16. T. Fujimori, M. Seo, K. Akagi, R. Moriwaki, T. Yoza, Y. Torigai, M. Watanabe : Champion of the Regulation League in FPGA Design Contest 2014 AISO CUP, International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, June, 2014.
  17. T. Fujimori, M. Seo, K. Akagi, R. Moriwaki, T. Yoza, Y. Torigai, M. Watanabe : HDL Champion of the Regulation League in FPGA Design Contest 2014 AISO CUP, International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, June, 2014.
  18. 藤森卓巳 ： 電子情報通信学会東海支部 学生研究奨励賞(学士) 受賞, 2014年6月
  19. 森脇烈, 余座貴志, 鳥飼勇希, 上窪勇貴, 窪田貴之, 藤森卓巳, 伊藤宏幸, 赤木昂太, 瀬尾真人 ： 学長賞, 静岡大学, 2014年3月
  20. T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe : First Place in ICFPT Design Competition 2013, IEEE International Conference on Field-Programmable Technology, Dec. 2013.
  21. T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe : First Place in FPGA Design Contest 2013 AISO CUP HDL, IEEE International Conference on Field-Programmable Technology, Dec. 2013.

【学術論文】

  1. T. Fujimori, M. Watanabe, “Optically reconfigurable gate array using a colored configuration,” Applied Optics, Vol. 57, Issue 29, pp. 8625-8631, Sep., 2018. [paper]
  2. T. Fujimori, M. Watanabe, “Parallel light configuration that increases the radiation tolerance of integrated circuits,” Optics Express, Vol. 25, Issue 23, pp. 28136-28145, Oct., 2017. [paper]
  3. T. Fujimori, M. Watanabe, “High-speed scrubbing demonstration using an optically reconfigurable gate array,” Optics Express, Vol. 25, Issue 7, pp. 7807-7817, March, 2017. [paper]

【国際会議論文】

  1. T. Fujimori, M. Watanabe, “Soft-error tolerance of an optically reconfigurable gate array VLSI,” INTERNATIONAL CONFERENCE ON SYSTEMS ENGINEERING, pp. 1-6, Sydney, Australia, Dec., 2018.
  2. T. Fujimori, M. Watanabe, “Total-Ionizing-Dose Tolerance of the configuration function of MAX3000A CPLDs,” Data Workshop, pp. ***-***, Gothenburg, Sweden, Sep., 2018.
  3. T. Fujimori, M. Watanabe, “A 400 Mrad radiation-hardened optoelectronic embedded system with a silver-halide holographic memory,” NASA/ESA Conference on Adaptive Hardware and Systems, pp. 218-224, Edinburgh, UK, Aug., 2018.
  4. T. Fujimori, M. Watanabe, “High total-ionizing-dose tolerance field programmable gate array,” IEEE International Symposium on Circuits and Systems, pp. 1-4, May, 2018.
  5. T. Fujimori, M. Watanabe, “A 603 Mrad total-ionizing-dose tolerance optically reconfigurable gate array VLSI,” International Conference on Signals and Systems, pp. 249-254, Bali, Indonesia, May, 2018.
  6. T. Fujimori, M. Watanabe, “An 807 Mrad total dose tolerance of an optically reconfigurable gate array VLSI,” IEEE Workshop on Silicon Errors in Logic – System Effects, Boston, Massachusetts, USA, April, 2018.
  7. T. Fujimori, M. Watanabe, “Holographic memory calculation FPGA accelerator for optically reconfigurable gate array,” IEEE International Conference on Dependable, Autonomic and Secure Computing, pp. 620-625, Orlando, USA, Nov., 2017.
  8. T. Fujimori, M. Watanabe, “Radiation Tolerance Demonstration of High-Speed Scrubbing on an Optically Reconfigurable Gate Array,” IEEE International System-on-Chip Conference, pp. 91-95, Munich, Germany, Aug., 2017.
  9. T. Fujimori, M. Watanabe, “Asynchronous optical bus for optical VLSIs,” International Conference on Innovative Computing Technology, pp. 162-166, Luton, UK, Aug., 2017.
  10. T. Fujimori, M. Watanabe, “Multi-context scrubbing method,” IEEE International Midwest Symposium on Circuits and Systems, pp. 1548-1551, Boston, USA, Aug., 2017.
  11. T. Fujimori, M. Watanabe, “High-speed scrubbing based on asynchronous optical configuration,” IEEE International Conference on Opto-Electronic Information Processing, pp. 74-78, Singapore, July, 2017.
  12. T. Fujimori, M. Watanabe, “Gate Density Advantage of Parallel -Operation-Oriented FPGA Architecture,“ National Aerospace & Electronics Conference, pp. 155-158, Dayton, USA, June, 2017.
  13. T. Fujimori, M. Watanabe, “Compilation time advantage of parallel-operation-oriented optically reconfigurable gate arrays,” International Conference on Advanced Mechatronic Systems, pp. 306-311, Melbourne, Australia, Nov., 2016.
  14. T. Fujimori, M. Watanabe, “Radiation tolerance of a MEMS mirror device,” International Conference on Optical MEMS and Nanophotonics, pp. 1-2, Singapore, July, 2016.
  15. T. Fujimori, M. Watanabe, “Architecture-independence negative logic implementation for optically reconfigurable gate arrays,” International Conference on Mechanical and Aerospace Engineering, pp. 381 – 385, London, UK, July, 2016.
  16. T. Fujimori, M. Watanabe, “Full FPGA Game Machine,” IEEE International Conference on Consumer Electronics, pp.431-432, Las Vegas, USA, Jan., 2016.
  17. T. Fujimori, T. Akabe, Y. Ito, K. Akagi, S. Furukawa, H. Shinba, A. Tanibata, M. Watanabe, “FPGA Trax Solver based on a Neural Network Design,” International Conference on Field-Programmable Technology, pp. 260-263, Queenstown, New Zealand, Dec., 2015.
  18. M. Watanabe, T. Fujimori, “Holographic scrubbing technique for a programmable gate array,” NASA/ESA Conference on Adaptive Hardware and Systems, pp.1-5, Montreal, Canada, June., 2015.
  19. T. Fujimori, M. Watanabe, “Radiation-hardened Optically Reconfigurable Gate Array Using a Negative Logic Configuration without Necessity of a Dedicated VLSI,” 24th Annual Single Event Effects (SEE) Symposium, San Diego, USA., May., 2015.
  20. T. Fujimori, M. Watanabe, “Parallel-operation-oriented optically reconfigurable gat e array,” GI/ITG International Conference on Architecture of Computing Systems, Vol. 9017, pp. 3-14, Porto, Portugal, March., 2015.
  21. T. Fujimori, M. Watanabe, “Radiation tolerance of color configuration on an optically reconfigurable gate array,” Reconfigurable Architectures Workshop, pp. 205-210, Phoenix, USA, May., 2014.
  22. T. Fujimori, M. Watanabe, “Color configuration method for an optically reconfigurable gate array,” International Conference on Field-Programmable Technology, pp. 406-409, Kyoto, Japan, Dec., 2013.
  23. T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe,”FPGA Blokus Duo Solver using a massively parallel architecture,”International Conference on Field-Programmable Technology, pp. 494-497, Kyoto, Japan, Dec., 2013 .

【国内発表】

  1. 藤森卓巳，渡邊実，「光再構成型ゲートアレイVLSIの放射線劣化特性評価」，第62回宇宙科学技術連合講演会，久留米シティプラザ（福岡），10月24日，2018．
  2. 藤森卓巳，渡邊 実，「光再構成型ゲートアレイVLSIの放射線耐性評価」， 電子情報通信学会総合大会，p. D-10-3，東京電機大学，3月22日，2018．
  3. 藤森卓巳，渡邊 実，「光再構成型ゲートアレイのトータルドーズ耐性」，電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会），Vol. 117，No. 379，pp. 113-117, 慶應義塾大学，1月19日，2018．
  4. 藤森卓巳，渡邊 実，「宇宙機器向けホログラムメモリ計算のアクセラレーション」，第61回宇宙科学技術連合講演会，朱鷺メッセ（新潟），10月25日，2017．
  5. 藤森卓巳，渡邊 実，「光再構成型ゲートアレイのホログラムメモリ計算のハードウェアアクセラレーション」，電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会），Vol. 117，No. 221，pp. 31-36, (株) ドワンゴ，9月25日，2017．
  6. 藤森卓巳，渡邊 実，「マルチコンテキストを用いた高速光スクラビング」，電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会），Vol. 117，No. 46，pp. 105-109, 第一滝本館（北海道），5月23日，2017．
  7. 藤森卓巳，渡邊 実，「光再構成型ゲートアレイの高速スクラビング手法」， 電子情報通信学会総合大会，p. D-6-16，名城大学，3月22日，2017．
  8. 藤森卓巳，渡邊 実，「負論理回路実装法による光再構成型ゲートアレイの放射線耐性向上手法」，第59回宇宙科学技術連合講演会，かごしま県民交流センター，10月9日，2015．
  9. 藤森卓巳，渡邊 実，「光再構成型ゲートアレイの高速スクラビング」，電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会），Vol. 115，No.109，pp. 131-134，京都大学，6月20日，2015．
  10. 藤森卓巳，渡邊 実，「並列処理指向型FPGAアーキテクチャ」，電子情報通信学会技術研究報告（コンピュータシステム研究会），Vol. 115，No.7，pp. 67-70，明治大学，4月17日，2015．
  11. 藤森卓巳，渡邊 実，「2 並列ゲートアレイをもつ並列処理指向型光再構成型ゲートアレイVLSI」，電子情報通信学会・総合大会・ISS特別企画学生ポスターセッション，立命館大学，3月12日，2015．
  12. 藤森卓巳，渡邊 実，「MEMSホログラムメモリの放射線耐性」，日本光学会 情報フォトニクス研究グループ・関東学生研究論文講演会，p. 44，静岡大学，3月10日，2015．
  13. 藤森卓巳，渡邊 実，「光再構成型ゲートアレイの色構成手法の放射線耐性」，第58回宇宙科学技術連合講演会，長崎ブリックホール，11月14日，2014．
  14. 藤森卓巳，渡邊 実，「光再構成型ゲートアレイの４色カラー構成」，再生可能集積システム時限研究会，東洋大学，10月18日，2014．
  15. 藤森卓巳，渡邊 実，「並列処理指向・光再構成型ゲートアレイVLSI」,電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会），Vol. 114，No.223，pp. 47-50，杜の宿（広島） ，9月18日，2014．
  16. 藤森卓巳，渡邊 実，「光再構成型ゲートアレイへの色構成手法」，平成25年度 電子情報通信学会東海支部 卒業研究発表会，三重大学，3月10日，2014.
  17. 藤森卓巳，渡邊 実，「色構成手法を用いた光再構成型ゲートアレイの放射線耐性」,電子情報通信学会 総合大会 ISS特別企画「学生ポスターセッション」，新潟大学，3月20日，2014.
  18. 藤森卓巳，渡邊 実，「光再構成型ゲートアレイへの色構成手法」，電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会），Vol. 113，No. 221，pp. 103-108，北陸先端科学技術大学院大学，9月19日，2013.

所属学会：

  1. IEEE：学生会員
  2. 電子情報通信学会：学生会員
  3. 航空宇宙学会：学生会員

コメントを残す